PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-093912

(43) Date of publication of application: 04.04.1997

(51)Int.CI.

HO2M 3/155 H01L 27/04 H01L 21/822

(21)Application number: 07-241933

(71)Applicant: SHARP CORP

(22)Date of filing:

20.09.1995


(72)Inventor: IZUMI HIRONOBU

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To improve temperature characteristic by improving the accuracy of detection of a current detected in a semiconductor integrated circuit.

SOLUTION: A current detecting resistor 27 utilizing a metal wiring is provided in a control IC of the current mode control system voltage step-up switching power supply circuit to detect with higher accuracy the output current from a power transistor 26. The temperature characteristic which has been realized by utilizing the metal wiring can be cancelled with a comparator 30 by giving the temperature characteristic for compensation to a voltage limiter circuit 37. Thereby, over-current protection of the power transistor 26 and control accuracy for the voltage across a load resistor 23 can be improved.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-93912

(43)公開日 平成9年(1997)4月4日


(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ		技術表示箇所		
H 0 2 M	3/155			H02M	3/155]	Н	
						•	С	
							J	
H01L	27/04 21/822			H01L 2	27/04		F	
						Н		
				審査請求	未請求	請求項の数7	OL (全 9 頁)	
(21)出願番号		特願平7-241933		(71)出願人	0000050	000005049		
					シャーフ	プ株式会社		
(22)出願日		平成7年(1995)9月20日			大阪府プ	大阪市阿倍野区	長池町22番22号	
				(72)発明者	出水 郡	9修		
						大阪市阿倍野区: 朱式会社内	長池町22番22号 シ	
				(74)代理人		西教 圭一郎		
							<u> </u>	

(54) 【発明の名称】 半導体集積回路

(57)【要約】

【課題】 半導体集積回路内で検出する電流の検出精度 を向上し、温度特性も改善する。

【解決手段】 電流モードを制御方式昇圧型スイッチング電源回路の制御用1C25内には、メタル配線を利用した電流検出抵抗27が含まれ、パワートランジスタ26の出力電流を精度良く検出することができる。メタル配線を利用したことによる温度特性は、電圧制限回路37に補償用の温度特性を持たせ、コンパレータ30で相殺させる。これによってパワートランジスタ26の過電流保護や、負荷抵抗23の両端の電圧の制御精度を向上させることができる。



【特許請求の範囲】

【請求項1】 検出すべき電流が流れ、電流検出区間が 設けられるメタル配線と、

メタル配線の電気抵抗値の温度特性を補償しながら、予 め定める電流値に対応する基準電圧を発生する温度補償 手段と、

前記電流検出区間での電圧降下分が入力され、前記温度 補償手段からの基準電圧に基づいて、メタル配線の電流 検出区間を流れる電流が前記予め定める電流値を超える る半導体集積回路。

【請求項2】 出力素子を含み、

前記電流検出区間は、出力素子を流れる電流の経路に設 けられることを特徴とする請求項1記載の半導体集積回

【請求項3】 前記出力素子は、スイッチング電源回路 のスイッチング素子として動作し、

前記電流判定手段の判定出力に応答して、出力電圧の制 限を行う電圧制限手段を含むことを特徴とする請求項2 記載の半導体集積回路。

【請求項4】 前記電圧制限手段は、前記出力素子の過 電流保護を行うことを特徴とする請求項3記載の半導体 集積回路.

【請求項5】 前記スイッチング電源回路は電流モード 型であり、

前記電圧制限手段は出力電圧制御を行うことを特徴とす る請求項3記載の半導体集積回路。

【請求項6】 前記出力素子は、並列に接続される複数 個から成り、

られることを特徴とする請求項2~5のいずれかに記載 の半導体集積回路。

【請求項7】 前記出力素子は、並列に接続される複数 個から成る複数の群を形成し、

前記電流検出区間は、予め選択される出力素子の群に対 して設けられることを特徴とする請求項2~5のいずれ かに記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電流検出機能を有 40 する半導体集積回路、特に過電流保護あるいは電流モー ド型として動作するスイッチング電源に好適に使用する ことができる半導体集積回路に関する。

[0002]

【従来の技術】近年、半導体集積回路にはパワートラン ジスタなどの出力素子と、パワートランジスタなどに流 れる電流を検出するための抵抗などが集積して形成さ れ、外部に接続する部品数の削減が図られている。図7 は、電流モード制御方式の昇圧型スイッチング電源回路

にコイル1が挿入され、ダイオード2を介して負荷抵抗 3に電流が供給される。負荷抵抗3には、並列にコンデ ンサ4が接続されている。負荷抵抗3に供給する電圧 は、半導体集積回路(以下「IC」と略称する)5によ って制御される。IC5内にはパワートランジスタ6、 電流検出抵抗7、カレントアンプ8、エラーアンプ9お よびコンパレータ10などが形成されている。エラーア ンプ9は、負荷抵抗3の両端間に直列接続される分圧抵 抗11、12の中点の電圧を検出する。IC5内には、 か否かを判定する電流判定手段とを含むことを特徴とす 10 さらに発振器13およびドライブ回路14も含まれ、パ ワートランジスタ6をスイッチング制御する。

【0003】図8は、図7の昇圧型スイッチング電源回 路の動作波形を示す。(A) に示すように、発振器13 は、たとえば20 μ秒のOSC周期毎WにSet信号を 発生する。ドライブ回路14は、時刻 t 1 に、発振器1 3からSet信号が与えられると、パワートランジスタ 6をON状態に制御する。パワートランジスタ6がON 状態となると、パワートランジスタ6のコレクタ・エミ ッタ間電圧は飽和電圧まで低下し、(B) に示すように 20 コレクタ電圧Vcはほとんど接地GNDの電位に近くま で低下する。パワートランジスタ6がON状態のときに は、(C)に示すように、そのエミッタ電流IEは、入 力電圧Vinとパワートランジスタ6の飽和電圧Vsa tとの差をコイル1のインタクタンスLの値で除算した 傾きに従って増加する。この間にコイル1に流れる電流 によって、コイル1には電磁的なエネルギが蓄えられ る。コイル1に蓄えられた電磁エネルギは、パワートラ ンジスタ6が時刻t2にOFF状態となってパワートラ ンジスタ6に流れるコレクタ電流が遮断されると、ダイ 前記電流検出区間は、出力素子全体に対して共通に設け 30 オード2を介して負荷抵抗3 およびコンデンサ4 に流れ る電流IDを(D)に示すように供給する。すなわち、 負荷抵抗3には、時刻t1からt2まではコンデンサ4 に充電されている電荷を放電する電流が流れ、時刻 t 2 から次のSet信号が立上がる時刻t3までは、ダイオ ード2を介して流れる電流が負荷抵抗3に供給されると ともに、コンデンサ4を充電する。

> 【0004】(E)に示すように、カレントアンプ8か らの出力は、(C) に示すエミッタ電流 I E に対応して 変化する。カレントアンプ8の出力はコンパレータ10 でエラーアンプリからの出力レベルLeと比較され、エ ラーアンプ 9からの出力レベルLeを超える時刻 t2 に コンパレータ10からは (F) に示すようなReset 信号が導出される。ドライブ回路14は、コンパレータ 10からのReset信号が立上がると、パワートラン ジスタ6をOFF状態とする。

【0005】エラーアンプ9の出力は、負荷抵抗3の両 端の出力電圧VOが設定値より低くなるほど高くなり、 VOが設定値よりも高くなるほど低くなる。すなわち、 出力電圧VOが低くなると、エラーアンプタからの出力 の概略的な構成を示す。入力される電圧Vinには直列 50 電圧が高くなるので、カレントアンプ8の出力が高くな

るまでパワートランジスタ6がON状態を続ける。これ によってコイル 1 での電磁的エネルギの蓄積量が増大 し、出力電圧VOが大きくなるフィードバック機構が形 成される。出力電圧VOが設定値より高いときには、逆 の動作を行う。エラーアンプ9内の基準電圧をVre *

$$V0 = \frac{R1 + R2}{R1} \times Vref$$

【0007】エラーアンプ9内には、リミッタ回路が設 けられ、パワートランジスタ6に流れる電流の上限を制 限することによって、過電流保護を行うことができる。 【0008】図7のパワートランジスタ6の代わりに、 出力トランジスタ15として、小電力用のパワートラン ジスタ16を、たとえば60個並列に接続して構成され る。各パワートランジスタ16のエミッタには、エミッ タ拡散抵抗17が直列に接続される。図1の電流検出抵 抗7としては、エミッタ拡散抵抗17の内からの一つを 該当させる。電流検出抵抗としてのエミッタ拡散抵抗1 7は、約10Ωの抵抗値を有し、その温度係数は約20 00ppm/℃である。カレントアンプ8は、電流検出 抵抗7の電圧降下分を検出し、約10倍に増幅する。 [0009]

【発明が解決しようとする課題】図7に示すようなスイ ッチング電源回路では、電流検出抵抗7をエミッタ拡散 抵抗17によって形成している。この抵抗値の精度は± 20%と大きく、かつ温度係数が2000ppm/℃あ ることから、過電流検出レベルが大きくばらついてしま う。大きい方にばらついたときには、パワートランジス タ16に流れる電流が大きくなるまで保護されないの で、パワートランジスタ16として大きな電流容量を有 する大型のものが必要となる。また、一つの出力トラン 30 ジスタ15として、たとえば60個のパワートランジス タ16を並列に接続する際に、各パワートランジスタ1 6のエミッタ電流 I Eが均等に流れていれば問題は生じ ないけれども、実際には温度分布の変化などによって均 一には流れず、このことによっても誤差が増大する。

【0010】本発明の目的は、半導体集積回路内で精度 よく電流を検出することができ、検出した電流によって 信頼性の高い動作を行わせることができる半導体集積回 路を提供することである。

[0011]

【課題を解決するための手段】本発明は、検出すべき電 流が流れ、電流検出区間が設けられるメタル配線と、メ タル配線の電気抵抗値の温度特性を補償しながら、予め 定める電流値に対応する基準電圧を発生する温度補償手 段と、前記電流検出区間での電圧降下分が入力され、前 記温度補償手段からの基準電圧に基づいて、メタル配線 の電流検出区間を流れる電流が前記予め定める電流値を 超えるか否かを判定する電流判定手段とを含むことを特 徴とする半導体集積回路である。本発明に従えば、メタ ル配線区間に検出すべき電流が流れる電流検出区間を設 50 区間は、予め選択される出力素子の群に対して設けられ

* f、分圧抵抗11, 12の抵抗値をR1, R2とする と、出力電圧VOは次の第1式で表される。 [0006] 【数1】

... (1)

け、メタル配線の電気抵抗値の温度特性を補償する基準 電圧に基づいて、電流検出区間での電圧降下分から電流 10 が予め定める電流値を超えるか否かを判定する。メタル 配線の電気抵抗値は温度変化によっての変動が大きいけ れども、基準電圧で温度補償を行うので、正確に予め定 める電流値を超えたか否かを判定することができる。電 流の検出が正確に行われるので、精度が良くかつ信頼性 の高い動作を行わせることができる。電流検出はメタル 配線の部分で行うので、検出抵抗形成用の拡散を行う必 要がなく、メタル配線を有効に利用することができる。 【0012】また本発明は、出力素子を含み、前記電流 検出区間は、出力素子を流れる電流の経路に設けられる 20 ととを特徴とする。本発明に従えば、出力素子を流れる 電流の経路に電流検出区間を設けるので、出力素子の動 作に関連する制御を正確に行うことができる。

【0013】また本発明の前記出力素子は、スイッチン グ電源回路のスイッチング素子として動作し、前記電流 判定手段の判定出力に応答して、出力電圧の制限を行う 電圧制限手段を含むことを特徴とする。本発明に従え ば、電流判定手段の出力によってスイッチング電源回路 の出力電圧を制限するので、信頼性の高いスイッチング 電源回路を容易に構成することができる。

【0014】また本発明の前記電圧制限手段は、前記出 力素子の過電流保護を行うことを特徴とする。本発明に 従えば、スイッチング電源回路のスイッチング素子の過 電流保護を有効に行うことができ、信頼性の高いスイッ チング電源回路を実現することができる。

【0015】また本発明の前記スイッチング電源回路は 電流モード型であり、前記電圧制限手段は出力電圧制御 を行うことを特徴とする。本発明に従えば、電流モード 型スイッチング電源回路の出力電圧を、髙精度で行うと とができる。

【0016】また本発明の前記出力素子は、並列に接続 される複数個からなり、前記電流検出区間は、出力素子 全体に対して共通に設けられることを特徴とする。本発 明に従えば、複数個の出力素子を並列に接続するので、 一つの出力素子当たりの熱損失を小さく抑えることがで きる。電流検出区間はメタル配線に設けるので、複数個 の出力素子全体に対して容易に共通接続状態を実現する ことができる。

【0017】また本発明の前記出力素子は、並列に接続 される複数個からなる複数の群を形成し、前記電流検出

ることを特徴とする。本発明に従えば、電流検出区間を メタル配線上に設けるので、その精度を高めることがで き、部分的な出力素子の群に対して設けても、出力素子 全体に対する精度の良い制御を行うことができる。

【発明の実施の形態】図1は、本発明の実施の一形態に よる制御方式による昇圧型スイッチングレギュレータの 構成を示す。コイル21、ダイオード22および負荷抵 抗23が直列に接続され、コンデンサ24が負荷抵抗2 アノードとの接続点には、IC25内のパワートランジ スタ26のコレクタが接続される。IC25内には、パ ワートランジスタ26のエミッタ側に接続される電流検 出抵抗27が含まれる。また電流検出抵抗27の両端間 の電圧降下分を検出するカレントアンプ28、負荷抵抗 23の両端間の電圧に対応する電圧を検出するエラーア ンプ29、カレントアンプ28およびエラーアンプ29 の出力を比較するコンパレータ30も含まれる。負荷抵 抗23の両端間の電圧は、直列に接続される分圧抵抗3 1,32によって検出される。分圧抵抗31,32の接 続点から得られる検出電圧は、エラーアンプ29に入力 される。 IC25内には、発振器33およびドライブ回 路34も含まれる。

【0019】エラーアンプ29内には、反転入力側に分 圧抵抗31、32からの入力電圧が入力されるコンパレ ータ35、コンパレータ35の非反転入力側に基準電圧 Vrefを与える基準電圧源36、コンパレータ35の 出力側に設けられる電圧制限回路37が含まれる。ドラ イブ回路34には、RSフリップフロップ38およびド ライバ39が含まれる。RSフリップフロップ38のリ セット入力Rには、コンパレータ30からのReset 信号が入力される。RSフリップフロップ38のセット 入力Sには、発振器33からのクロック信号がSet信 号として入力される。 IC25の動作は、図8によって 示すIC5の動作と同等である。しかしながら、電流検 出抵抗27をIC25のメタル配線を利用して形成する 点が、IC5における拡散抵抗利用と異なる。

【0020】図1のスイッチング電源回路において、コ イル21のインダクタンスLはたとえば100μH、コ ンデンサ4の容量Cは470μF、エラーアンプ内のコ 40 =10kΩである。 ンパレータ35のゲインは100倍で40dB、カレン トアンプ28のゲインは10倍で20dBである。コイ ル21を流れる電流 I Lは、パワートランジスタ26を 流れる電流IEとなるか、ダイオード22を流れる電流 IDとなるか、パワートランジスタ26のスイッチング 状態に応じて切換わる。

【0021】図2は、図1のパワートランジスタ26の 構成を示す。本実施形態では、小容量のパワートランジ スタ41を240個集積し、それぞれのエミッタにエミ ッタ拡散抵抗42を挿入した状態で、全体として並列接 50 【0025】

続してパワートランジスタ26として動作させる。各パ ワートランジスタ41のエミッタ拡散抵抗42は、約1 0Ωの抵抗値を有し、各パワートランジスタ41に流れ るエミッタ電流IEの均質性を高める。パワートランジ スタ41の数が多い分だけ、均質性を高めることがで き、スイッチング電流が一部分に集中しにくくなり、破 壊されにくくなる。

6

【0022】電流検出抵抗27は、各パワートランジス タ41のエミッタ電流が合流した後に挿入されており、 3に並列に接続される。コイル21とダイオード22の 10 半導体集積回路としてのメタル配線を行う部分の一部に 形成される。パワートランジスタ41の全体のエミッタ 電流IEを全て直接検出するので、検出精度を高めると とができる。またメタル配線における抵抗値は50mΩ 程度であり、そのばらつきは±10%であって、エミッ タ拡散領域として形成する場合の±20%よりも小さく することができるので、一層検出精度を高めることがで きる。しかしながらメタル配線は、たとえばアルミニウ ム(A1)などを使用するので、抵抗温度係数は約39 00ppm/℃程度となり、エミッタ拡散抵抗の場合の 約2000ppm/℃よりも大きくなってしまう。これ を改善するため、本実施形態では、電圧制限回路37に 温度特性を持たせ、制限電圧の温度特性をメタル配線の 抵抗温度特性に対応して調整可能としている。

> 【0023】図3は、図1の電圧制限回路37の構成を 示す。NPNトランジスタ51のコレクタ電流11が流 れるPNPトランジスタ52は、PNPトランジスタ5 3と対を成してカレントミラー回路を構成する。電流 1 2が流れるPNPトランジスタ53のコレクタ側にはP NPトランジスタ54のベースが接続される。電圧制限 30 回路37には、正の一定電圧Vs=2.3Vが印加さ れ、この低電圧Vsを抵抗55,56で分圧した電圧V 1がNPNトランジスタ51のベースに印加される。N PNトランジスタ51のエミッタと接地GNDとの間に は、抵抗57が接続される。PNPトランジスタ53の コレクタとPNPトランジスタ54のベースとの共通接 続点と、接地GNDとの間には抵抗58が接続される。 抵抗55, 56, 57, 58の抵抗値をR11, R1 2, R13, R14とする。抵抗値の一例は、R11= $30 k\Omega$, $R12 = 16 k\Omega$, $R13 = 1 k\Omega$, R14

【0024】電圧制限回路37の制限電圧をV1とする と、このV1が電流検出抵抗27の温度特性である39 00ppm/℃と同じレベルで温度変化すれば、温度変 化による検出電流値の変動分を相殺させることができ る。V1=2Vとすると、+3900ppm/℃の温度 特性を持たせるためには、1℃当たり7.8mVの上昇 が必要となる。トランジスタ51,54のベース・エミ ッタ間電圧をVBE1, VBE4とすれば、V1は次の 第2式で表される。

【数2】

 $V1 = VBE4 + R14 \times I2$ $= VBE4 + R14 \times I1 (: I2 = I1)$ = V B E 4 + R 1 4 × V 1 - V B E 1 = $(1 - \frac{R14}{R13}) VBE + \frac{R14}{R13} \times V1$ (: VBE = VBE4 = VBE1)... (2)

【0026】すなわちカレントミラー回路を構成するP 10*である。エミッタ電圧V1の温度特性は、次の第3式で NPトランジスタ52,53のコレクタ電流 [1, [2] 表される。 は等しく、各トランジスタ51、52、53、54のベ [0027]

ース・エミッタ間電圧もVBEで等しいとみなせるから* 【数3】

$$\frac{dVl}{dT} = (1 - \frac{Rl4}{Rl3}) \times (-2mV) = 7.8mV \qquad \cdots (3)$$

【0028】VBEの温度特性は、シリコントランジス **%**[0029] タであるので、−2mVである。したがって、R14と 【数4】 R13との比は第4式に示すように4.9となる。

$$\frac{R14}{R13} = 4.9$$

[0030] すなわち、R14/R13=4.9とすれ ば、V1=2 V としたときのV1の温度特性は+390 ○ppm/℃となり、メタル配線を抵抗として利用した ときの温度特性と合わせることができ、温度による変動 分を相殺することができる。R14/R13の比を小さ くすれば、VIの正の温度特性が小さくなり、過電流検 出レベルも少し負の温度特性となる。メタル配線の温度 特性よりも小さくなる分は、早く過電流として検出して しまう。このようにR14/R13の比によって過電流 検出レベルの温度特性を調整することができる。したが って、電流検出抵抗27にメタル配線を用い、その温度 係数が大きいという問題は解決される。

【0031】図4は【C25のチップ表面における回路 配置を示し、図5は図4の切断面線V-Vから見た断面 を示す。図示の便宜上、小さなトランジスタの個数を4 として示す。パワートランジスタ26はフィールド60 内に形成され、その中にはベース拡散領域61、エミッ タ拡散領域62およびコレクタ拡散領域63が設けられ る。ベース拡散領域61内には、ベースコンタクト6 4,65が設けられ、エミッタ拡散領域62内にはエミ ッタコンタクト66,67が設けられ、コレクタ拡散領 域63内にはコレクタコンタクト68が設けられる。 I C25の表面には、仮想線で示すメタル配線が施され る。ベースコンタクト64、65にはベース配線71が 接続され、エミッタコンタクト66,67にはエミッタ 配線72が接続され、コレクタコンタクト68にはコレ クタ配線73が接続される。エミッタ配線72は、GN Dパッド74まで延びるように形成され、途中に電流検 出区間75が設けられる。電流検出区間75における電 圧降下分を測定するため、検出ライン76,77が形成 50 子であっても同様の制御を行うことができる。また、昇

... (4)

され、図1に示すカレントアンプ28への入力が導かれ る。

【0032】図5に示すように、フィールド60は、P 型の基板80の埋込N'層81上に島として形成され る。ベースコンタクト64,65、エミッタコンタクト 66.67およびコレクタコンタクト68を除いたチッ プ表面は、酸化膜82によって保護される。フィールド 60の周囲には分離拡散層83が設けられる。

【0033】図6は、本発明の実施の他の形態における 30 電流検出抵抗84および出力トランジスタ85の構成を 示す。出力トランジスタ85は、図2に示したような小 さなパワートランジスタ41をたとえば48個並列に接 続して形成する。各パワートランジスタ41のエミッタ にはエミッタ拡散抵抗42を接続し、動作電流の均一化 を図る。このように48個ずつのパワートランジスタ4 1を並列接続した出力トランジスタ85を5個並列接続 し、全体として240個のパワートランジスタ41によ って一つのパワートランジスタ86としての動作を行わ せる。出力トランジスタ85の等価的なエミッタには、 40 メタル配線上に形成する電流検出抵抗84がそれぞれ接 続され、そのうちの一つ、すなわち5個中の一つを代表 として出力電流を検出する。電流検出抵抗84は精度良 く形成することができ、しかも各出力トランジスタ85 に平均化されており、しかも従来に比較すれば少ない5 個中の1個で検出するので、電流検出精度を従来の場合 に比較して向上させることができる。

【0034】以上の実施の形態では、パワートランジス タとしてバイポーラトランジスタの場合について説明し ているけれども、MOSトランジスタなどの他の出力素 圧型スイッチング電源回路のスイッチングトランジスタの出力電流を検出しているけれども、他の形式のスイッチング電源回路や、リニア安定化電源用の半導体集積回路など、電流出力素子を含む半導体集積回路、あるいは電流検出の必要がある半導体集積回路にも同様に温度補償を行うことによってメタル配線を利用した電流検出を行うことができる。

[0035]

【発明の効果】以上のように本発明によれば、半導体集積回路内にメタル配線を利用して電流検出区間を設ける 10ので、拡散領域を利用して電流検出区間を形成する場合に比較して高精度で電流を検出することができる。メタル配線の抵抗温度特性は温度補償されるので、半導体集積回路としての動作の信頼性を高めることができる。

【0036】また本発明によれば、半導体集積回路内の 出力素子に流れる電流を精度良く検出することができる ので、半導体集積回路を信頼性の高い状態で使用するこ とができる。

【0037】また本発明によれば、スイッチング電源回路のスイッチング素子を、電流判定手段の判定出力に応 20答して出力電圧の制限を行うので、スイッチング電源回路を信頼性の高い状態で動作させることができる。

[0038] また本発明によれば、出力素子の過電流保護を信頼性の高い状態で行うことができる。

【0039】また本発明によれば、スイッチング電源回路を電流モード型で動作させたときの出力電圧を、信頼性の高い状態で精度良く安定化させることができる。

[0040]また本発明によれば、出力素子を複数個の並列接続によって構成し、全体としての電流を精度良く 検出し、信頼性の高い動作を行わせることができる。

[0041] また本発明によれば、複数個の出力素子の部分的な群の出力電流に基づいて、全体の出力電流を精度良く制御することができる。

【図面の簡単な説明】

【図1】本発明の実施の一形態の電気的構成を示すブロック図である。

【図2】図1の電圧制限回路の電気回路図である。

*【図3】図1のパワートランジスタ26を複数個のパワートランジスタによって構成する電気回路図である。

10

【図4】図1のパワートランジスタ26を複数個のパワートランジスタで構成する場合のチップ表面の回路配置図である。

【図5】図4の切断面線V-Vから見た断面図である。

【図6】本発明の実施の他の形態によるパワートランジスタおよび電流検出抵抗の構成を示す部分的な電気回路 図である。

10 【図7】従来からのスイッチング電源回路の概略的な電気的構成を示すブロック図である。


【図8】図7のスイッチング電源回路の動作を示すタイムチャートである。


【図9】図7のパワートランジスタと小容量のパワートランジスタを並列接続して構成する場合の電気回路図である。

【符号の説明】


- 21 コイル
- 22 ダイオード
- 20 23 負荷抵抗
 - 24 コンデンサ
 - 25 IC
 - 26,41,86 パワートランジスタ
 - 27,84 電流検出抵抗
 - 28 カレントアンプ
 - 29 エラーアンプ
 - 30 コンパレータ
 - 31,32 分圧抵抗
 - 33 発振器
- 30 35 コンパレータ
 - 36 基準電圧源
 - 37 電圧制限回路
 - 51 NPNトランジスタ
 - 52, 53, 54 PNPトランジスタ
 - 55~58 抵抗
 - 60 フィールド
 - 75 電流検出区間

【図5】






【図4】



【図7】



₹. -10.

